中央社
（中央社記者張建中新竹1日電）聯電今天宣布，以益華電腦（Cadence Design Systems）Integrity 3D-IC平台為核心的3D-IC參考流程，已通過旗下晶片堆疊技術認證，將有助加速上市時間。
聯電元件技術開發及設計支援副總經理鄭子銘透過新聞稿表示，過去1年，客戶在不犧牲設計面積或增加成本的情況下，尋求設計效能的提升方法，提升業界對3D-IC解決方案的興趣。
鄭子銘指出，提升成本效益和設計可靠度是聯電混合鍵合技術的兩大主軸，同時也是這次與益華合作的成果與優勢，未來將可讓共同客戶享受3D設計架構所帶來的優勢，並大幅減省設計整合所需時間。
聯電表示，旗下混合鍵合解決方案可整合廣泛、跨製程的技術，支援邊緣人工智慧（AI）、影像處理和無線通訊等終端應用的開發。
聯電指出，這次與益華在晶圓對晶圓堆疊技術上的合作，採用聯電40奈米低功耗（40LP）製程，以益華Integrity 3D-IC平台驗證了設計流程中的關鍵3D-IC功能，包括系統規劃和智能凸塊（bump）的創建。
益華的Integrity 3D-IC平台為全面3D-IC解決方案，可將系統規劃、晶片與封裝實現以及系統分析整合在單一平台上。（編輯：黃國倫）1120201
新聞來源：中央社
讀者迴響